Previous Doc Next Doc Go to Doc# First Hit

☐ Generate Collection

L2: Entry 43 of 48

File: JPAB

Jun 14, 1994

PUB-NO: JP406169237A

DOCUMENT-IDENTIFIER: JP 06169237 A TITLE: RING OSCILLATOR CIRCUIT

PUBN-DATE: June 14, 1994

INVENTOR-INFORMATION:

NAME

COUNTRY

HAYASHI, ISAMU KONDO, HARUFUSA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MITSUBISHI ELECTRIC CORP

APPL-NO: JP03234291

APPL-DATE: September 13, 1991

US-CL-CURRENT: 326/32

INT-CL (IPC): H03K 3/03; H03K 3/354; H03L 1/02

ABSTRACT:

PURPOSE: To make an oscillating <u>frequency of the ring oscillator</u> circuit stable against a change in <u>ambient temperature</u> by allowing a temperature compensation means to control an output current from a constant current supply means in response to the <u>ambient temperature</u> so as to compensate a change in the oscillating frequency.

CONSTITUTION: Resistors R1, R2 connected in series are provided between a constant voltage node N1 and a ground potential point VSS in the <u>ring oscillator</u> circuit 7b. A poly silicon resistor having a negative temperature coefficient is employed for the resistor R2. The resistor R1 has a positive temperature coefficient and further the oscillating <u>frequency</u> from inverters 81-87 connected in cascade in a ring has a negative temperature coefficient and they act like the poly silicon resistor R2 having a negative temperature coefficient. Thus, the oscillating <u>frequency</u> is compensated against a change in <u>ambient temperature</u>, and then a reference clock signal generating circuit having the oscillating <u>frequency</u> not affected by a change in the <u>ambient temperature</u> is formed in a semiconductor substrate.

COPYRIGHT: (C) 1994, JPO&Japio

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平6-169237

技術表示箇所

(43)公開日 平成6年(1994)6月14日

(51)Int.Cl.* H 0 3 K 3/03 識別記号 庁内整理番号 D 8124-5 J

3/354

B 8124-5 J

H 0 3 L 1/02

8730-5 J

審査請求 未請求 請求項の数1(全 11 頁)

(21)出願番号

特願平3-234291

(22)出願日

平成3年(1991)9月13日

特許法第30条第1項適用申請有り 1991年5月31日 社 団法人応用物理学開催の「1991 SYMPOSIUM ON VLSI CIRCUITS DIGEST O F TECHNICAL PAPERS」において文書 をもって発表

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 林 勇

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機

株式会社エル・エス・アイ研究所内

(72)発明者 近藤 晴房

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機

株式会社エル・エス・アイ研究所内


(74)代理人 弁理士 深見 久郎 (外3名)

(54)【発明の名称】 リングオシレータ回路

(57)【要約】

【構成】 半導体基板内に形成され得る改善されたリン グオシレータが開示される。このリングオシレータは、 リング状にカスケード接続されたインバータと、インバ ータに供給されるバイアス電流を決定するための正の温 度係数を有する拡散抵抗R1および負の温度係数を有す るポリシリコン抵抗R2とを含む。

【効果】 拡散抵抗R1の温度特性および発振器回路自 身が有する温度特性に基づいて、発振周波数が周囲温度 の上昇に従って低くなろうとするが、ポリシリコン抵抗 R2の温度特性によって、発振周波数の変化が補償され る。したがって、半導体基板内に、周囲温度の変化によ り影響されない発振周波数を有する基準クロック信号発 生回路が形成され得る。



【特許請求の範囲】

【請求項1】 単一の半導体基板上に形成されたリング オシレータ回路であって、

リング状にカスケード接続された奇数個のインバータ手 段を備えた発振器回路手段を含み、

前記発振器回路手段は、発振周波数が周囲温度の変化に 従って変化され、

定電圧発生手段と、

前記定電圧発生手段から発生された定電圧が与えられ、 手段とを含み、

前記定電流供給手段に接続され、周囲温度に応答して、 前記定電流供給手段からの出力電流を制御することによ り、前記発振器回路手段の発振周波数の変化を補償する 温度補償手段を含む、リングオシレータ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、一般に単一の半導体 基板上に形成されたリングオシレータ回路に関し、特 に、周囲温度の変化による影響を受けにくいリングオシ 20 レータ回路に関する。

[0002]

【背景の技術】一般に、基準クロック信号を発生するた めの発振器回路は、様々な電気回路を実現するのに広く 用いられている。特に、水晶振動子を含む水晶発振回路 は、極めて安定した一定の周波数を有するクロック信号 を発生できるので、従来から頻繁に用いられている。し かしながら、水晶発振回路は、半導体基板上に形成する ことができないので、プリント基板を介して半導体集積 回路装置に接続される。このことは、回路を構成するの 30 に要する部品点数の増加を生じさせ、さらには、部品の 取付け作業に要する時間を増加させる。したがって、従 来から、安定した一定の発振周波数を有する発振回路を 半導体基板上に設けること、すなわちオンチップオシレ ータを形成することが要求されていた。

【0003】しかしながら、一般にオンチップオシレー タの発振周波数は、不安定であり、特に、周囲温度の変 化の影響が避けられなかった。それゆえに、部品点数の 増加および取付け作業時間の増加にもかかわらず、従来 れを介して半導体集積回路装置に接続されていた。

【0004】この発明は、安定した発振周波数を有する クロック信号を必要とする半導体集積回路装置に一般に 適用可能であるが、以下の説明では、半導体集積回路装 置の一例として、サービス総合デジタル網(ISDN) におけるインタフェースしSIにこの発明が適用される 場合について説明する。

【0005】図10は、ISDNのための従来のインタ フェースLSIのブロック図である。図10を参照し

Rを受けるレシーバ2と、受信データおよび送信データ のフレーム変換を行なうためのフレーム変換器4と、送 信データ信号DTを出力するためのドライバ5とを含 む。フレーム変換器4は、ISDNにおける上位の回路 (図示せず)に接続される。

【0006】 デジタル・フェーズ・ロックド・ループ (以下「DPLL」という) 3は、受信データ信号DR に同期したクロック信号の1を受ける。外部に設けられ た水晶発振器 (図示せず) から発生された基準クロック かつ前記発振器回路手段に定電流を供給する定電流供給 10 信号の0がDPLL3に与えられる。DPLL3は、基 準クロック信号 o O をクロック信号 o 1 に同期させ、同 期されたクロック信号 42を出力する。言い換えると、 DPLL3は、受信データ信号DRに同期したクロック 信号 φ 2 を 発生し、 それを フレーム 変換器 4 および コン トローラ6に与える。フレーム変換器4は、与えられた クロック信号φ2に応答して、データの順序およびデー 夕転送速度の変換などを行なう。コントローラ6は、ク ロック信号 42 に応答して、このインタフェースしSI 1の内部回路を制御するのに必要な様々なクロック信号 を発生する。なお、参照番号1は、半導体基板をも示し ており、インタフェースLSIのための全回路がこの基 板上に形成される。基準クロック信号 Φ O を発生するク リスタル発振器は、インタフェースLSI1とは別に設 けられており、図示されていないプリント基板を介して このインタフェースLSI1に接続されることが指摘さ れる。

> 【0007】図11は、図10に示したDPLL3のブ ロック図である。図11を参照して、このDPLL3 は、クロック信号 φ 1 および φ 2間の位相における誤差 を検出する位相検出器31と、位相検出器31から出力 される誤差信号ERを受けるデジタルフィルタ32と、 デジタルフィルタ32から出力される分周比制御信号R Cに応答してその分周比が制御される制御可能分周器3 3とを含む。

【0008】動作において、制御可能分周器33は、基 準クロック信号φOを受け、分周器制御信号RCに応答 して周波数が制御されたクロック信号 φ2を出力する。 位相検出器31は、クロック信号φ1およびφ2の位相 差を検出し、その位相差を示す誤差信号ERをデジタル から水晶発振回路は、プリント基板上に取付けられ、そ 40 フィルタ32に与える。デジタルフィルタ32は、誤差 信号ERに含まれる極めて微小な信号成分を取除いた 後、誤差信号ERに基づく分周比制御信号RCを制御可 能分周器33に与える。制御可能分周器33は、その分 周比が分周比制御信号RCに応答して制御され、更新さ れた周波数を有するクロック信号 φ2を出力する。

【0009】図10に示したインタフェースLSI1 は、基準クロック信号のOを発生するための基準クロッ ク信号発生回路を備えていないので、前述のように部品 点数の増加および取付け作業時間における不都合が生じ て、このインタフェースLSI1は、受信データ信号D-50-ている。これらの不都合をさけるためには、基準クロッ

3

ク信号発生器を備えたインタフェースしSIが好まし 11.

【0010】図12は、基準クロック信号発生器を備え たインタフェースLSI1′のブロック図である。図1 2を参照して、図10に示したものと比較すると、イン タフェースしSI1′は、基準クロック信号 Φ0を発生 する内部クロック信号発生器7を新たに備えている。す なわち、内部クロック信号発生器7は、インタフェース LSI1′を構成する他の回路とともに、半導体基板内 号発生器7として、発振周波数がやや不安定ではある が、リング状にカスケード接続された奇数個のインバー タを備えたリングオシレータがしばしば用いられる。し かしながら、リングオシレータの発振周波数は、安定し ておらず、特に、周囲温度の変化により影響を受けやす い。すなわち、リングオシレータの発振周波数が周囲温 度の変化にしたがって変化される。このことは、図12 に示されるような安定した基準クロック信号を必要とす る回路において好ましくない結果をもたらす。したがっ レータ回路を半導体基板内に形成する必要があることが

【0011】図13は、従来の改善されたリングオシレ ータの回路図である。図13に示したリングオシレータ は、特開昭57-97218号公報に開示されている。 図13を参照して、このリングオシレータは、リング状 にカスケード接続されたインバータ201ないし205 と、各2つのインバーター間に接続されたRC回路40 1ないし405と、定電圧源107とを含む。各RC回 路は、それに続いて接続されたインバータの入力を充電 30 および放電するのに要する時間を決定する。言い換える と、RC回路401ないし405の時定数によって、こ のリングオシレータの発振周波数が決定される。

【0012】各RC回路401ないし405内に設けら れた抵抗として、半導体基板内に形成された拡散抵抗が 用いられる。一般に、拡散抵抗およびMOSトランジス タのオン抵抗は、正の温度係数を有している。言い換え ると、これらの抵抗値は、周囲温度が高くなるにつれ て、増加される。したがって、リングオシレータの発振 周波数は、周囲温度が高くなるにつれて減少される。す 40 すると、電流11は次式により表わされる。 なわち、リングオシレータの発振周波数は負の温度係数*

I1 = VN1/R1

トランジスタQ5のゲート幅およびゲート長をW5、L 5とし、トランジスタQ6のゲート幅およびゲート長を W6. L6とすると、このカレントミラー回路が1, 1%

W5/L5=W6/L6

したがって、

11 = 12

シレータは、負の温度係数を有する抵抗301を含むR C回路404を備えているので、周囲温度の変化による 発振周波数への影響を緩和することができる。負の温度 係数を有する抵抗301として、ポリシリコン抵抗が用 いられる。 【0013】しかしながら、図13に示したリングオシ

*を有している。しかしながら、図13に示したリングオ

レータは、次のような問題を引き起こしている。まず、 発振周波数を決定するためのRC回路401ないし40 に形成される。半導体基板内に形成され得るクロック信 10 5が、カスケード接続されたインバータのリング内に接 続されているので、高い発振周波数を得ることができな い。高い発振周波数をえるためには、各RC回路401 ないし405の抵抗値および容量値を小さくする必要が あるが、前述の温度補償を実現するためにはそれらをあ まりに小さく設定することはできない。高い発振周波数 を有するクロック信号を発生することのできるリングオ シレータとして、以下に説明するリングオシレータを考 えることができる。

【0014】図2は、この発明の背景を示すリングオシ て、周囲温度の変化によって影響されにくいリングオシ 20 レータの回路図である。図2を参照して、このリングオ シレータ7 aは、リング状にカスケード接続された7個 のインバータ81ないし87と、PMOSトランジスタ Q5およびQ6、MNOSトランジスタQ7およびQ 8, オペアンプ72および抵抗R1によって構成された バイアス回路と、定電圧発生回路71とを含む。1つの インバータ、たとえばインバータ81は、電源電位V D D と接地電位Vssとの間に直列に接続されたPMO SトランジスタQ1, Q2およびMNOSトランジスタ Q3, Q4を含む。トランジスタQ2およびQ3は、ゲ ートが前段のインバータ(すなわちインバータ87)か らの出力信号を受けるように接続される。

> 【0015】次に、図2に示したリングオシレータ7a の動作について説明する。トランジスタQ8および抵抗 R1の共通接続ノードN1は、オペアンプ72およびト ランジスタQ8の作用により、定電圧発生回路71から 発生された一定の電圧に常に保たれている。したがっ て、抵抗R1が有する抵抗値によって決定される電流I 1が、抵抗R1を介して流れる。すなわち、ノードN1 における電圧をVN1とし、抵抗R1の抵抗値をR1と

[0016]

... (1)

※の電流比を有するものと仮定すると、次式が得られる。 [0017]

... (2)

... (3)

ここで、12はトランジスタQ6を流れる電流の電流値 ★【0018】さらに、トランジスタQ1, Q4およびQ を示す。 ★50 7のゲート幅およびゲート長をそれぞれW1, L1, W

5 4. L4. W7. L7とすると、次の式(4)および (5)が成り立つとき、式(6)の関係が得られる。

> W1/L1 = W6/L6W4/L4=W7/L713 = 14 = 12 (= 11)

ここで、電流13および14は、トランジスタQ1およ びQ4をそれぞれ流れる電流の電流値を示す。

【0020】一般に、リングオシレータの発振周波数 は、電流13および14が大きくなるにつれて高くな のインバータに供給される電流の増加に従って高くな る。その理由は、個々のインバータに供給される電流が 増加されると、それに続いて接続されるインバータの入 カノードの充電および放電に要する時間が短縮されるか らである。他方、もし、供給電流が減少されると、それ に続くインバータの入力ノードを充電および放電するの により長い時間を要し、発振周波数が低くなる。したが って、まず、リングオシレータの発振周波数は、供給電 流 | 3および | 4 (さらには | 2および | 1) に比例し て高くなることが指摘される。

[0021]

【発明が解決しようとする課題】図2に示した抵抗R1 として、一般には半導体基板内に形成された拡散抵抗が 用いられる。拡散抵抗として、たとえばp* 拡散抵抗が 用いられる場合では、抵抗R1は図3に示す温度特性を

【0022】図3は、抵抗R1として用いられるp, 拡 散抵抗の温度特性図である。図3において、横軸は周囲 温度(℃)を示し、縦軸がシート抵抗(Ω/□)を示 す。図3からわかるように、拡散抵抗の抵抗値は、周囲 30 【0027】 温度の増加に伴って大きくなる。言い換えると、拡散抵 抗は、正の温度係数を有する。したがって、拡散抵抗が 図2に示した抵抗R1として用いられる場合では、電流 11は、周囲温度が上昇するにつれて減少される。言い 換えると、電流 11、さらにはバイアス電流 12, 13 およびI4は、負の温度係数を有する。

【0023】その結果、リングオシレータの発振周波数 は、バイアス電流の減少により温度の上昇に従ってだん だん低くなる。言い換えると、リングオシレータの発振 周波数は、抵抗R1の温度特性に基づいて負の温度係数 40 段の発振周波数の変化を補償する温度補償手段とを含 を有することになる。

【0024】これに加えて、リングオシレータの発振周 波数は、リング状にカスケードされたインバータが有す る温度特性に基づいても、温度の上昇に従ってだんだん 低くなることが指摘される。図4は、リング状にカスケ **ード接続されたインバータによって構成された発振回路** の発振周波数の温度特性を示す特性図である。図4で は、バイアス電流、すなわち電流 I 3 および I 4 が固定 されている。一般に、MOSトランジスタのオン抵抗 は、周囲温度の上昇に従って増加される。したがって、※50 たれる。

* [0019]

(4)

... (4)

... (5)

... (6)

※バイアス電流が一定であっても、リングオシレータを構 成するインバータを介して流れる電流が減少されること になる。その結果、図4に示されるように、発振周波数 は、温度の上昇に従って低くなる。このことは、リング る。すなわち、リングオシレータの発振周波数は、個々 10 オシレータの発振周波数が、抵抗R1の温度特性に基づ くだけでなく、インバータ自身が有する温度特性に基づ いてもだんだん低くなることを意味する。いずれにして も、リングオシレータの発振周波数は、抵抗R1の温度 特性およびインバータ自身が有する温度特性に基づい て、負の温度係数を有することになる。

> 【0025】すでに説明したように、リングオシレータ が基準クロック信号発生回路として半導体集積回路にお い半導体集積回路装置に用いられる場合では、発振周波 数が一定に保たれることが好ましい。すなわち、リング 20 オシレータの発生周波数が周囲温度の変化により影響さ れるべきではない。しかしながら、図2に示したリング オシレータ7aの発振周波数は、前述のように、温度の 上昇に従って低くなる。このことが図2に示したリング オシレータフaを用いる場合における問題となってい た。

【0026】この発明は、上記のような課題を解決する ためになされたもので、単一の半導体基板内に形成され るリングオシレータ回路の発振周波数を周囲温度の変化 に対し安定に保つことである。

【課題を解決するための手段】この発明にかかるリング オシレータ回路は、リング状にカスケード接続された奇 数個のインバータ手段を備えた発振器回路手段を含む。 この発振器回路手段は、発振周波数が周囲温度の変化に 従って変化される。リングオシレータ回路は、さらに、 定電圧発生手段と、定電圧発生手段から発生された定電 圧が与えられ、かつ発振器回路手段に定電流を供給する 定電流供給手段と、周囲温度に応答して、定電流供給手 段からの出力電流を制御することにより、発振器回路手 む。上記構成を有するリングオシレータ回路は、単一の 半導体基板上に形成される。

[0028]

【作用】この発明におけるリングオシレータ回路では、 発振器回路手段の発振周波数が周囲温度の変化にしたが って変化されようとするが、温度補償手段が周囲温度に 応答して定電流供給手段からの出力電流を制御し、発振 周波数の変化が補償される。したがって、リングオシレ ータ回路の発振周波数が周囲温度の変化に対し安定に保

[0029]

【実施例】図1は、この発明の一実施例を示すリングオ シレータの回路図である。図1を参照して、リングオシ レータ回路7bは、定電圧ノードN1と接地電位Vss との間に抵抗R1とともに直列に接続された抵抗R2を 備えている。抵抗R2として、負の温度係数を有するポ リシリコン抵抗が用いられる。抵抗R2を除く他の回路 構成は、図2に示したリングオシレータ7aと同様であ るので、説明が省略される。

*【0030】図5は、図1に示した抵抗R2として用い られるポリシリコン抵抗の温度特性図である。図5を参 照して、横軸は温度(℃)を示し、縦軸がシート抵抗 (Ω/□)を示す。

R

【0031】図1に示したリングオシレータ76では、 抵抗R1およびR2がノードN1と接地電位Vssとの 間に直列に接続されているので、次式の関係が成り立 つ.

[0032]

$$12 = 11 = VN1/(R1 + R2)$$

今、ある基準温度Toにおける抵抗R1およびR2の抵 抗値をそれぞれR10、R20とする。これに加えて、 抵抗R1の値R1oに対する温度変化率関数を f (T)※

 $R1(T) = R10 \cdot f(T)$

 $R2(T) = R2o \cdot g(T)$

式(8)および(9)を式(7)に代入することによ

※とし、抵抗R2の値R20に対する温度変化関数をg (T)とすると、次式の関係が得られる。 [0033]

... (8)

... (7)

... (9)

★【0034】

り、次の式(10)が得られる。

 $12 = VN1/(R1o \cdot f(T) + R2o \cdot g(T))$... (10)

☆と、次のような関係が得られる。 温度丁での電流12(丁)の温度変化率関数をh(T) とし、温度Toでの12(To)の値を12oとする ☆20 【0035】

h(T) = 12/120

... (11)

120 = V1/(R10 + R20)

... (12)

... (13)

式(10)および(11)より、次の式(13)が得ら **♦**[0036] わる.

 $h(T) = (R1o + R2o) / (R1o \cdot f(T) + R2o \cdot g(T))$

したがって、たとえば、f(T)が単調増加関数を示 し、かつg(T)が単調減少関数を示すような材質を抵 抗R1およびR2にそれぞれ適用することにより、電流 12の温度変化率関数h(T)を単調増加関数または単 30 調減少関数のいずれかに選択的に設定することが可能と なる.

【〇〇37】図2に示したリングオシレータ7aでは、 前述のように、抵抗R1の温度特性およびインバータ8 1ないし87自身が有する温度特性により、発振周波数 が負の温度係数を有する。したがって、電流 12の温度* *変化率関数 h (T)が単調増加関数である必要があり、 したがって、抵抗R2として負の温度係数を有するポリ シリコン抵抗が用いられる。

【0038】抵抗R1とR2との比を決定するために は、図5に示した温度特性図を考慮する必要がある。電 流12が一定であると仮定すると、発振周波数F(12 (T), T)の温度依存性は、図4から次のように与え Sha.

[0039]

【数1】

$$\frac{\partial F(12(T), T)}{\partial T} = -4.8 \qquad \cdots (14)$$

【0040】図6は、図1に示したリングオシレータ7 bのバイアス電流 I 2と発振周波数との関係を示す特性 40 り得られる。 図である。図6を参照して、横軸がバイアス電流(μ A)を示し、縦軸は発振周波数 (MHz)を示す。図6 に示した特性図より、発振周波数F(I2(T), T)※

※の電流 12 に対する依存性は、一次近似により次式によ

[0041.]

【数2】

 $\frac{\partial F (12 (T), T)}{\partial F (12 (T), T)} = 8.6$... (15) a 12

【OO42】したがって、周波数Fが温度Tに対して一 定になるためには、次の式(16)が成り立つ必要があ る。

★[0043] 【数3】

$$\frac{9}{dF(12(T), T)} = \frac{\partial F}{\partial 12} \cdot \frac{d12}{dT} + \frac{\partial F}{\partial T} = 0$$

$$\frac{\partial F}{\partial T} = 0$$

$$\frac{\partial F}{\partial T} = 0$$

うに与えられる。

[0051]

【0044】その結果、式(14), (15)および *【0045】 (16)より、次の式(17)が得られる。 * 【数4】 $\frac{d \mid 2 \mid (T)}{d} = 0.56$

【0046】式(17)が満足されるとき、発振周波数 ※夕が所望の発振周波数Fcで発振するように設定する必 Fは温度Tの変化に影響されなくなる。 10 要がある。この設定は、バイアス電流 I 2 を決定するこ

【0047】以下k 載では、ある温度Tcを中心とし とにより行なわれる。発振周波数がFcであるときのバ て発振周波数Fが一定となるように抵抗R1およびR2 を決定する方法について説明する。

【0048】まず、温度Tcにおいて、リングオシレー※ 【0049】

I 2 (Tc) = VN1/(R1 (Tc) + R2 (Tc)) ... (18)

ここで、R1(Tc)およびR2(Tc)は、それぞれ ★は、式(17)より次の関係が得られる。

温度Tcにおける抵抗R1およびR2の抵抗値を示す。

【0050】次に、発振周波数下が一定となるために ★

【数5】

$$\frac{d \mid 2 \mid (T)}{d \mid T} = \frac{d}{\alpha \mid T} \frac{VN \mid 1}{(R \mid (T) + R \mid 2 \mid (T))}$$

$$= - \frac{VN! \left(\frac{dR! (T)}{dT} + \frac{dR2 (T)}{dT} \right)}{(R! (T) + R2 (T))^{2}} = 0.56$$

... (18)

イアス電流 12(Tc)は、前述の式(7)より次のよ

【0052】したがって、周囲温度TがTcであると 30☆【0053】

... (25)

=-0.56

【0062】図7は、温度補償されたリングオシレータ 7 b の温度特性図である。図7を参照して、横軸は周囲 温度T(℃)を示し、縦軸が発振周波数F(MHz)お よびバイアス電流 I 2 (μA) を示す。曲線C1は、温 度補償されたバイアス電流12の温度依存性を示す。一 方、曲線C2は、温度補償された発振周波数Fの温度依 存性を示す。 曲線 C 3 は、参考のため、 温度補償されて いない発振周波数の温度依存性を示している。曲線C2 およびC3を比較することにより、発振周波数Fが周囲 温度Tの変化により影響されにくくなっていることがわ 10 て、部品点数が減少され、プリント回路基板への部品の

【0063】図8は、半導体基板上に形成された抵抗R 1およびR2の断面構造図である。図8を参照して、P ウェル41およびNウェル42がP型シリコン基板40 内に形成される。抵抗R.1として用いられるp・拡散抵 抗43がNウェル42内に形成される。抵抗R2として 用いられるポリシリコン抵抗45は、素子分離のための LOCOS47上に形成される。ポリシリコン抵抗45 は、アルミ配線44を介して拡散抵抗43に接続され

【0064】図8に示したボリシリコン抵抗45に図5 に示した温度特性を与えるためには、ポリシリコンに次 のような処理を施す必要がある。

【0065】まず、ドーズ虽5.0×1015cm-2 を有するひ素Asが50KeVの加速電圧でポリシリコ ンにイオン注入される。その後、アニール処理が温度8 00℃でチッソ雰囲気中で30分かつ酸素雰囲気中で3 0分間行なわれる。その結果、図5に示した温度特性を 有するポリシリコン抵抗が得られる。

【0066】図9は、図1に示した定電圧発生回路71 30 ス電流と発振周波数の関係を示す特性図である。 の回路図である。図9に示した定電圧発生回路71は、 バンドギャップ参照バイアス型のものであり、この回路 についての詳細は、 "ANALYSIS OF DES IGN OF ANALOGINTEGRATED C IRCUITS" と題されたP. R. GRAY および R. G. MEYERによるテキストブックに開示されて いる。したがって、図9に示した定電圧発生回路71 は、周囲温度に依存することのない安定した定電圧を発 生することができる。図1に示したリングオシレータ7 b内の定電圧発生回路71として、図9に示した回路に 40 限られず、他の回路も適用され得ることが指摘される。 【0067】以上に説明したように、図1に示した抵抗 R1が図3に示すような正の温度係数を有しており、こ れに加えて、リング状にカスケードされたインバータ8 1ないし87発振周波数が図4に示すような負の温度係 数を有しているが、図5に示すような負の温度係数を有 するポリシリコン抵抗を抵抗R2として適用することに より、発振周波数を周囲温度の変化に対し安定化させる ことができる。すなわち、すでに説明したような関係を

有する拡散抵抗およびポリシリコン抵抗を図1に示した リングオシレータ7b内の抵抗R1およびR2としてそ れぞれ適用することにより、図7における曲線C2によ り表わされるような安定した発振周波数の温度特性が得 られる。

14

【0068】その結果、温度の変化に対し安定した発振 周波数を有するクロック信号発生回路、すなわちリング オシレータが半導体基板内に形成され得るので、従来の ようなクリスタル発振器が必要とならない。したがっ

取付け作業に要する時間が減少される。

[0069]

【発明の効果】以上のように、この発明によれば、周囲 温度に応答して、発振器回路手段に供給される電流を制 御する温度補償手段を設けたので、単一の半導体基板内 に形成されたリングオシレータ回路の発振周波数を周囲 温度の変化に対し安定に保つことが可能となった。

【図面の簡単な説明】

【図1】この発明の一実施例を示すリングオシレータの 20 回路図である。

【図2】この発明の背景を示すリングオシレータの回路 図である。

【図3】図1に示した抵抗R1として用いられる拡散抵 抗の温度特性図である。

【図4】リング状にカスケード接続されたインバータに よる発振周波数の温度特性を示す特性図である。

【図5】図1に示した抵抗R2として用いられるポリシ リコン抵抗の温度特性図である。

【図6】図1に示したリングオシレータにおけるバイア

【図7】温度補償されたリングオシレータの温度特性図 である。

【図8】半導体基板上に形成された拡散抵抗およびポリ シリコン抵抗の断面構造図である。

【図9】図1に示した定電圧発生回路の回路図である。 【図10】ISDNのための従来のインタフェースしS

Iのブロック図である。 【図11】図10に示したDPLLのブロック図であ

【図12】内部基準クロック信号発生器を備えたインタ フェースLSIのブロック図である。

【図13】従来のリングオシレータの回路図である。 【符号の説明】


76 リングオシレータ


71 定電圧発生回路


72 オペアンプ


R 1 拡散抵抗

R2 ポリシリコン抵抗









【図12】

